BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-261438

(43)Date of publication of application: 22.09.2000

(51)Int.CI.

H04L 12/28

(21)Application number : 11-060377

(71)Applicant: SONY CORP

(22)Date of filing:

08.03.1999

(72)Inventor: MIYOSHI HIROSHI


HASEGAWA JUNICHI KUNITO YOSHIYUKI

(54) FRAME DATA EXCHANGE AND ITS METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a frame exchange where a low operating frequency of a bus is selected and a cell loss rate is decreased more than that of an ATM exchange adopting a conventional input buffer system.

SOLUTION: Since a buffer Bn-n of a small capacity provides a tentative storage location of cells C, a distribution circuit 3n receives a new cell Cn from an input buffer 2n and can apply processing to the cell. Thus, HOL blocking hardly takes place. Furthermore, since the buffer with the small capacity transfers cells to one output port, a switching matrix is sufficient if it is an N:1 multiplexer structure. This is much simpler than a complete crossbar structure.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-261438 (P2000-261438A)

(43)公開日 平成12年9月22日(2000.9.22)

(51) Int.Cl.7

H04L 12/28

識別記号

FΙ

H04L 11/20

テーマコード(参考)

H 5K030

9A001

審査請求 未請求 請求項の数6 OL (全 11 頁)

(21)出願番号

特願平11-60377

(22)出顧日

平成11年3月8日(1999.3.8)

(71)出顧人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 三好 寬

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 長谷川 順一

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100067736

弁理士 小池 晃 (外2名)


最終頁に続く

(54) 【発明の名称】 フレームデータ交換装置及び方法

(57)【要約】

【課題】 バスの動作周波数を抑え、かつ、セル損失率を従来の入力バッファ方式を用いたATM交換機構よりも低く抑えることのできるフレーム交換装置を提供する。

【解決手段】 小容量バッファBn-nが一時的なセルCの格納場所を提供するので、分配回路3㎡は入力バッファ2㎡から新しいセルC㎡を受け取り、処理することが出来る。したがってHOLブロッキングが生じにくい。また、小容量バッファはただ一つの出力ポートにセルを転送するので、スイッチングマトリクスSWMはN:1のマルチプレクサ構造であれば充分となる。これは完全なクロスバー構造よりずっと単純である。



【特許請求の範囲】

【請求項1】 データを所定量のフレーム単位で交換するフレームデータ交換装置において、

1 .

入力ポート側に外部から到着したフレームデータを格納 する入力バッファ手段と、

上記入力バッファ手段に格納された各フレームデータの 宛先を見て各フレームデータを出力ポートに対応させて 分配する分配手段と、

上記分配手段で出力ポートに対応させて振り分けられたフレームデータを一時的に蓄積するために上記出力ポー 10トに対応するように上記分配手段の先に接続される、メモリ手段と、

上記メモリ手段と上記出力ポートとの間を繋ぐスイッチング手段と、

上記スイッチング手段を制御する調停手段とを備えることを特徴とするフレームデータ交換装置。

【請求項2】 非同期転送モードにより上記フレーム単位のデータを交換することを特徴とする請求項1記載のフレームデータ交換装置。

【請求項3】 上記メモリ手段は、上記フレームデータ 20 が貯まったら上記調停手段に転送要求を出すことを特徴とする請求項1記載のフレームデータ交換装置。

【請求項4】 上記調停手段は、複数のメモリ手段から 競合状態のうちに、上記転送要求を受け取ると、優先度 に応じて転送許可を出すことを特徴とする請求項1記載 のフレームデータ交換装置。

【請求項5】 データを所定量のフレーム単位で交換するためのフレームデータ交換方法において、

入力ポート側に外部から到着したフレームデータを入力 バッファに格納するフレームデータ格納工程と、

上記フレームデータ格納工程により格納された各フレームデータの宛先を見て各フレームデータを出力ポートに 対応させて分配する分配工程と、

上記分配工程で出力ポートに対応させて分配されたフレームデータをメモリ部に一時的に蓄積するフレームデータ蓄積工程と、

上記メモリ部と上記出力ポートとの間のスイッチング部 を制御する調停工程と、

上記調停工程で調停されたスイッチング部の使用許可に 応じてフレーム蓄積工程で蓄積されたフレームデータを 40 出力ポートに転送する転送工程とを備えることを特徴と するフレームデータ交換方法。

【請求項6】 非同期転送モードにより上記フレーム単位のデータを交換することを特徴とする請求項5記載のフレームデータ交換方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、データを所定量の フレーム単位で交換するフレームデータ交換装置及び方 法に関する。

[0002]

【従来の技術】遠隔会議、大規模分散コンピューティング、データベースなどの通信アプリケーションでは、高速なネットワークが必要になっている。そこで、非同期転送モード(Asynchronous Transfer Mode、ATM)による高速通信が採用されるようになった。このATMは、音声、データ、画像などの情報をデジタル化し、それらの情報を一定の長さの短い情報単位に分割し、高速に交換処理して相手に伝送するという技術である。

【0003】現行のATM交換機構では、大きく3つの方式が採用されている。それぞれ、(1)入力バッファ方式、(2)出力バッファ方式、(3)共有バッファ方式と呼ばれている。

【0004】(1)入力バッファ方式では、各入力ポートにセルを一時的に格納するメモリを用意する。メモリは入力されるセルを確実に格納する必要があり、入力ポートの情報伝送速度以上の速度で動作する。フレームの転送は入力された順序に従って行われる(FIFO:フォーストインファーストアウト方式)ため、メモリの先頭のセルが出力ポートを他の入力ポートと取り合う(競合状態に陥る)と、後続のセルを転送できなくなる現象(HOL(ヘッドオブライン)Blocking現象)が生じる。このため、セルがメモリに溜まりやすく、結果としてセルがメモリから溢れてセル損失を生ずる確率が高くなる。

【0005】(2)出力バッファ方式では、各出力ポー トにセルを一時的に格納するメモリを用意する。入力ポ ートにセルが到着すると、ただちに出力ポートのメモリ に転送される必要があり、そのため入力ポートと出力ポ 30 ートのメモリを繋ぐバスは入力ポートの情報伝送速度に 入力ポート数を乗じた速度以上で動作する必要がある。 【0006】(3)共有バッファ方式では、ただ一つの バッファを用意する。すべての入力ポートに到着したセ ルがバッファに直ちに転送され、その後、バッファ内部 に蓄積されたセルが出力ポートにより読み出される。全 ての入力ポートと出力ポートが一つのバッファとやりと りを行うため、バッファと入力ポート及び出力ポートの 間を繋ぐバスは、入力ポートの情報伝送速度に入力ポー ト数を乗じた数と、出力ポートの情報伝送速度に出力ポ ート数を乗じた数を加えた速度以上で動作する必要があ る。

[0007]

【発明が解決しようとする課題】ところで、上記(1) 入力バッファ方式はバスの動作速度が(2)出力バッフ ァ方式と(3)共有バッファ方式よりも小さいが、フレ ーム損失率は(2)出力バッファ方式と(3)共有バッ ファ方式よりも大きい。(2)出力バッファ方式と

(3) 共有バッファ方式ではフレーム損失率が(1)入力バッファ方式よりも小さいが、バスの動作速度が

50 (1) 入力バッファ方式よりも大きい。

3

【0008】以上の理由により、従来のATM交換機構 は、セル損失率を低く抑えつつセル交換速度をある値以 上に向上させることが困難だった。

【0009】本発明は、上記実情に鑑みてなされたもの であり、バスの動作周波数を抑え、かつ、セル(フレー ム)損失率を従来の入力バッファ方式を用いたATM交 換機構よりも低く抑えることのできるフレーム交換装置 及び方法の提供を目的とする。

[0010]

【課題を解決するための手段】本発明に係るフレームデ 10 ータ交換装置は、上記課題を解決するために、データを 所定量のフレーム単位で交換するフレームデータ交換装 置において、入力ポート側に外部から到着したフレーム データを格納する入力バッファ手段と、上記入力バッフ ア手段に格納された各フレームデータの宛先を見て各フ レームデータを出力ポートに対応させて分配する分配手 段と、上記分配手段で出力ポートに対応させて振り分け られたフレームデータを一時的に蓄積するために上記出 力ポートに対応するように上記分配手段の先に接続され る、メモリ手段と、上記メモリ手段と上記出力ポートと 20 の間を繋ぐスイッチング手段と、上記スイッチング手段 を制御する調停手段とを備える。

【0011】また、本発明に係るフレームデータ交換方 法は、上記課題を解決するために、データを所定量のフ レーム単位で交換するためのフレーム交換方法におい て、入力ポート側に外部から到着したフレームデータを 入力バッファに格納するフレームデータ格納工程と、上 記フレームデータ格納工程により格納された各フレーム データの宛先を見て各フレームデータを出力ポートに対 応させて分配する分配工程と、上記分配工程で出力ポー 30 トに対応させて分配されたフレームデータをメモリ部に 一時的に蓄積するフレームデータ蓄積工程と、上記メモ リ部と上記出力ポートとの間のスイッチング部を制御す る調停工程と、上記調停工程で調停されたスイッチング 部の使用許可に応じてフレーム蓄積工程で蓄積されたフ レームデータを出力ポートに転送する転送工程とを備え る。

[0012]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照しながら説明する。

【0013】この実施の形態は、例えばMPEGデータ を記録している複数のハードディスクドライブ (HD D) から入力ポートに送られてくる所定量のフレーム単 位のフレームデータを非同期転送モード(Asynchronous Transter Mode: A T M) で出力ポートに転送するA T M交換装置である。通常、ATM交換装置は、53バイ トを1セルデータとして扱う。以下、ATMセル交換装 置と記す。

【0014】このATMセル交換装置は、図1に示すよ

カポート61, 62, 63, 64を持つ。実際には入出力ポ ートの数は4以下でも4以上でも構わない。

【0015】この図1に示すATMセル交換装置は大き く分けて5つの部分から構成される。先ず、外部から入 力ポート 11, 12, 13, 14に到着したセルデータ Cn を格納する入力バッファ21、22、23、24と、入力バ ッファ21, 22, 23, 24から出てきたセルデータCn の宛先を見ながら別の出口に振り分ける分配回路31. 32, 33, 34と、分配回路31, 32, 33, 34の各出 口の先に繋がる小容量メモリ群 41, 42, 43, 44と、 小容量メモリ群 41, 42, 43, 44と出力ポート 61, 62, 63, 64の間を繋ぐスイッチングマトリクスSW Mと、そのスイッチングマトリクスSWMを制御する調 停回路51, 52, 53, 54である。

【0016】入力バッファ2nは53バイトの1セルを 32個分蓄えることができる。

【0017】小容量メモリ群41,42,43,44は、各 入力ポートについて出力ポートの数だけ小容量メモリを 備える。例えば、小容量メモリ群41は、4つの小容量 メモリ81-1, 81-2, 81-3及び81-4を備える。また、小容 量メモリ群 42 は、4つの小容量メモリ B2-1, B2-2, B2-3及びB2-4を備える。また、小容量メモリ群 43は、4つ の小容量メモリB3-1, B3-2, B3-3及びB3-4を備える。ま た、小容量メモリ群 4 4 は、 4 つの小容量メモリ B4-1, B 4-2, B4-3及びB4-4を備える。ここで、一つの小容量メ モリBn-nは、5つに分割されており、5つのセルを蓄え る。

【0018】分配回路31、32、33、34は、ATMセ ルデータの内の、ATMヘッダから宛先を見、4つの出 カポートに対応させた、小容量メモリ群4nの内の、一 つの小容量メモリBn-nに分配する。

【0019】具体的には図2に示す構成である。ヘッダ 検出部10はATMセルデータの内、ATMヘッダを検 出する。このヘッダ検出部10で検出されたATMヘッ ダはアドレス判断部11に送られる。アドレス判断部1 1は上記ATMヘッダの内の所定ビット数からなるアド レスを解読する。そして、切換スイッチ12を被選択端 子a, b, c, dの内の一つに切り換え、ATMセルデ ータを4つの出力ポートに対応させた、小容量メモリ群 4 nの内の、一つの小容量メモリBn-nに送る。

【0020】ATMヘッダには図3の(a)に示すよう に、5バイト(byte)が割り当てられている。先頭か ら、ジェネリックフローコントロール(Generic Flow C ontrol:GFC) に4ビット。続いてバーチャルパスア イデンティファイア (Virtual Path Identifier: VP 1) に8ビット。さらに続いてバーチャルチャネルアイ デンティファイア (Vertual Channel Identifier: V C I) に16ビット。以下、ペイロードタイプ (Pyload T ype: PT) に3ビット。セルロスプライオリティ(Cell うに、4つの入力ポート11, 12, 13, 14と4つの出 50 Loss Priority: CLP) に1ビット。ヘッダエラーコ

ントロール (HeaderError Control:HEC) に8ビットが割り当てられる。

【0021】GFCはシェアドメディアでのアクセス制御に用いる。VPIは仮想パスの識別子として用い、VCIは仮想チャネルの識別子として用いる。PT、CLP、HECは本発明における交換機能には無関係な制御用情報として用いる。

【0022】通常、アドレスとして用いるのは、図3の(b)に示すように、VPIとVCIの合わせて24ビットからである。ただし、大規模な事業者はGFCの4 10ビットも併せ、28ビットをアドレスとして用いることもある。

【0023】実際には、図3の(c)に示すように、VPIのLSBから3ビットとVCIのLSBから5ビットを併せた8ビットからアドレスが生成されているので、このアドレスをアドレス判断部11で判断する。 【0024】スイッチングマトリクスSWMは出力ポートーつに対してバスを一つ用意する形で実現されている。したがってバスの本数は出力ポートの数(=4)に等しい。これらのバスはそれぞれの先に繋がる出力ポー20

53, 54により制御される。

【0025】調停回路51,52,53,54が制御する内容は複数の入力ポート11,12,13,14から小容量メモリ群41,42,43,44を通して送られてくるセルC』がバスを使用する権利を調停することである。

ト61, 62, 63, 64に属する調停回路51, 52,

【0026】調停回路51の内部の構成を図4に示す。 この調停回路51には、上記4つの小容量メモリ群41, 42, 43, 44の内の、一番上の小容量メモリ B1-1, E2-1 B3-1 B4-1からのデータバスがスイッチングマトリ クスSWMを通して接続されている。また、それぞれの 小容量メモリB1-1, B2-1, B3-1, B4-1と調停回路51間 には、小容量メモリB1-1, B2-1, B3-1, B4-1から調停回 路51に送られるセル転送要求RQ#用の信号線と、調 停回路 51から小容量メモリB1-1, B2-1, B3-1, B4-1に 送られるセル転送許可AK#用の信号線が接続されてい る。調停回路51は複数、例えば二つの小容量メモリか ら競合状態で上記転送要求を受け取ると何らかの適切な 手段によりセル転送要求を一つ選択する。例えば、上記 転送要求#中に優先度を示す信号が含まれているときに 40 は優先度判定部13を使って優先度を判定し、優先度の 高い転送要求を選択する。そして、その優先度の高い転 送要求を出してきた小容量メモリ Bn-nにセル転送許可 A K #を返す。

【0027】以下、典型的な動作を図5~図10を用いて説明する。

【0028】先ず、図5に示すように、入力ポート 1_1 にセル C_1 が入ってくる。セル C_1 は入力ポート 1_1 の入力バッファ 2_1 に貯えられる。

【0029】次に、図6に示すように、入力バッファ2 50

1からセルC1が出力され、分配回路31により宛先となる出力ポート(この場合出力ポート61)を決定される。それに応じてセルC1は適当な小容量バッファ(この場合、入力ポート11から入ってきた出力ポート61行きのセルC1のための小容量バッファB1-1)に格納される。

【0030】次に、図7に示すように、小容量バッファ B1-1にセルC1が入ると、小容量バッファB1-1は調停回 路(この場合、出力ポート61の調停回路51)にセル転 送要求RO1を送る。

【0031】次に、図8に示すように、調停回路51が 小容量バッファB1-1にセル転送の許可を返す。

【0032】すると、図9に示すように、小容量バッフ p_{B1-1} はスイッチングマトリクスSWMを介してセルC1を出力ポート61に送り、セル転送要求RQ1を止める。そして、図10に示すように、出力ポート61からセルC1が出力される。

【0033】次に、二つの小容量バッファが同一の出力ポートに対してセル転送要求を送る場合(競合状態)の動作を、図11~図17を用いて説明する。

【0034】先ず、図11に示すように、入力ポート11にセルC1が入ってくる。セルC1は入力ポート11の入力バッファ21に貯えられる。同時に入力ポート14にセルC4が入ってくる。セルC4は入力ポート14の入力バッファ24に貯えられる。

【0035】次に、図12に示すように、セルC1は分配回路31により小容量バッファB1-1に格納される。同時にセルC4は分配回路34により小容量バッファB4-1に格納される。

【0036】次に、図13に示すように、小容量バッフ アB1-1は調停回路51にセル転送要求RQ1を送る。同 時に小容量バッフアB4-1も調停回路51にセル転送要求 RQ4を送る。

【0037】次に、図14に示すように、調停回路51は何からの適切な手段、例えば上記図4に示したような優先度判定部13を用いてセル転送要求RQ#の一つを選択する。この場合、小容量バッファB1-1からのセル転送要求を選択する。調停回路51は小容量バッファB1-1にセル転送の許可AK1を返す。

【0038】次に、図15に示すように、小容量バッファB1-1はスイッチングマトリクスSWMを介してセルC1を出力ポート61に送り、セル転送要求RQ1を止める。次に調停回路51は小容量バッファB4-1からのセル転送要求RQ4を受け付け、セル転送許可AK4を小容量バッファB4-1に返す。

【0039】すると、図16に示すように、出力ポート 61からセルC1が出ていく。同時に小容量バッファB4-1 はスイッチングマトリクスSWMを介してセルC4を出 力ポート61に送り、セル転送要求RQ4を止める。そ して、図17に示すように、出力ポート61からセルC4 が出ていく。

【0040】特に、本発明においては小容量バッファB1 -1が図12に示すように一時的なセルの格納場所を提供 するので、分配回路31は入力バッファ21から新しいセ ルCnを受け取り、処理することが出来る。したがって HOLブロッキングが生じにくい。

【0041】また、小容量バッファはただ一つの出力ポ ートにセルを転送するので、スイッチングマトリクスS WMはN:1のマルチプレクサ構造であれば充分とな る。これは完全なクロスバー構造よりずっと単純であ る。

【0042】さらに小容量バッファは、そのメモリ内容 をスイッチンマトリクスSWMにFIFO順に出力すれ ばよく、このような回路は高速に構成することが可能で ある。

【0043】以上のように上記実施例形態となるATM セル交換装置によれば、小容量バッファを設けること で、ATMセル交換機構の内部のバスを低く抑えられる 入力バッファ方式の欠点であるHOLブロッキング現象 の発生頻度を低く抑えることができる。

【0044】上記ATMセル交換装置を用いた場合の入 カバッファ方式のセル損失率(CellLoss Ratio:CL R) の改善の様子を図18に示す。

【0045】縦軸はセル損失率、すなわちどのくらいの 確率で情報を損失してしまうのかを示す。下にいくほど 情報が捨てられないことを意味する。また、横軸はユー ティリィゼーション (utilization) あるいはネットワ ーク負荷 (network load) であり、回線の何%を使って いるか、すなわち入力がどのくらい入っているかを示

【0046】具体的には、入力バッファの大きさが32 セル分の場合に、出力ポートの情報伝送速度を100% として入力ポートに入力する情報量を65%から95% まで変化させたときのセル損失率(10を底とする対数 表示)を示している。5つのグラフが描かれているが、 これらは小容量バッファの大きさを1セル~5セルまで 変化させた場合に対応したもので、上から順に小容量バ ッファの大きさBが、1, 2, 3, 4, 5の場合に対応 している。小容量バッファの分割数Bを大きくして行く ほどセル損失率が小さくなる。

【0047】比較のために、入力バッファ方式における セル損失率の簡易計算特性を図19に、また、出力バッ ファ方式におけるセル損失率の簡易計算特性を図20に 示す。共に、バッファ数を8、16、24、32、4 0、48というように増やして計算している。

【0048】図19においては、バッファ数が多くなる ほど、セル損失率が小さくなるが、その効果が顕著に現 れるのは、ネットワーク負荷 (network load) が80% を下回る付近である。

くなるほどセル損失率が小さくなることが分かる。この 効果はあらゆるネットワーク負荷にわたって現れてい

【0050】上記図18に示した上記ATMセル交換装 置の効果では、バッファ数が少ない間は上記図19に示 した入力バッファ方式と同じ特性であり、バッファ数が 増えるにしたがって上記図20に示した出力バッファ方 式に近い特性へとなだらかに変化する。

【0051】図21にはバッファ数を48としたとき 10 の、出力バッファ方式と入力バッファ方式のセル損失率 を示す。上側が入力バッファ方式の特性であり、下側が 出力バッファ方式の特性である。ネットワーク負荷が高 い場合に入力バッファ方式の性能が急激に劣化する状況 が示されている。

【0052】本発明の実施の形態のATMセル交換装置 では、十分な段数の小容量メモリを備えることで、出力 バッファ方式に近い特性を持たせられるため、下側のグ ラム (出力バッファ方式) に近い性能が得られる。

【0053】また、上記ATMセル交換装置では、宛先 ごとにセルを蓄積するため、バースト転送や複数セルを 一括して転送する手段を採用しやすい。これは、バスの 動作周波数を抑える働きを持つ。

[0054]

【発明の効果】本発明によれば、バスの動作周波数を抑 え、かつ、セル損失率を従来の入力バッファ方式を用い たATMセル交換機構よりも低く抑えることのできるフ レーム交換装置及び方法を提供できる。

【図面の簡単な説明】

【図1】本発明の実施の形態となるATMセル交換装置 30 の構成を示す図である。

【図2】上記図1に示したATMセル交換装置中の分配 回路の具体例を示す図である。

【図3】上記分配回路で検出するATMヘッダのフォー マット図である。

【図4】上記ATMセル交換装置中の調停回路の動作を 説明するための図である。

【図5】上記ATMセル交換装置の典型的な動作の内、 入力ポートにセルが入ってくる様子を示す図である。

【図6】上記ATMセル交換装置の典型的な動作の内、 入力バッファからセルが出力され、分配回路により宛先 となる出力ポートが決定される様子を示す図である。

【図7】上記ATMセル交換装置の典型的な動作の内、 小容量バッファにセルが入り、小容量バッファが調停回 路にセル転送要求RO1を送る様子を示す図である。

【図8】上記ATMセル交換装置の典型的な動作の内、 調停回路が小容量バッファにセル転送の許可を返す様子 を示す図である。

【図9】上記ATMセル交換装置の典型的な動作の内、 小容量バッファがスイッチングマトリクスを介してセル 【0049】また、図20においても、バッファ数が多 50 を出力ポートに送り、セル転送要求を止める様子を示す

図である。

【図10】上記ATMセル交換装置の典型的な動作の内、出力ポートからセルが出力される様子を示す図である。

【図11】上記ATMセル交換装置において二つの小容量バッファが同一の出力ポートに対してセル転送要求を送る場合(競合状態)の動作の内、二つの入力ポートにそれぞれセルが入ってくる様子を示す図である。

【図12】上記競合状態で、二つのセルが各分配回路により二つの小容量バッファに格納される様子を示す図で 10 ある。

【図13】上記競合状態で、二つの小容量バッファが調 停回路にそれぞれセル転送要求を送る様子を示す図であ る。

【図14】上記競合状態で、調停回路が二つのセル転送 要求の内の一つを選択し、一方にセル転送許可を返す様 子を示す図である。

【図15】上記競合状態で、上記セル転送許可を受けた 小容量バッファがセルを出力ポートに送り、かつ、調停 回路が他の小容量バッファからのセル転送要求を受け付 20 け、セル転送許可を他の小容量バッファに返す様子を示 す図である。

【図16】上記競合状態で、出力ポートから一のセルが 出ていき、同時に他の小容量バッファから他のセルが出 力ポートに送られる様子を示す図である。

【図17】上記競合状態で、出力ポートから他のセルが 出ていく様子を示す図である。

【図18】上記ATMセル交換装置を用いた場合の入力 バッファ方式のセル損失率 (Cellics Ratio: CLR) の改善の様子を示す特性図である。

【図19】比較のために用いる、入力バッファ方式におけるセル損失率の簡易計算特性図である。

【図20】比較のために用いる、出力バッファ方式におけるセル損失率の簡易計算特性図である。

【図21】バッファ数を48としたときの、出力バッファ方式と入力バッファ方式のセル損失率の簡易計算特性図である。


【符号の説明】

11, 12, 13, 14 入力ポート、21, 22, 23, 24 入力バッファ、31, 32, 33, 34 分配回路、


41, 42, 43, 44 小容量メモリ群、51, 52,

53, 54 調停回路、61, 62, 63, 64 出力ポート


【図1】




[図2]





【図3】 【図4】 ATMヘッダ(5パイト) 代刊 (Bピット) GFC VPI (1620F) VCI (a) HEC (8ピット) 胸停回路 セル転送要求 RQ1 13Kati (IKati 侵先皮判定部 セル転送許可 AK1 24ビット B2-1 (b) VPI VCI RQ2 327 25.01 (c) VPIの^ 下から3ピット RQ3 ・VCIの 下から5ピット AK3 8ピット RQ4 AK4





*.. ·..


























フロントページの続き

(72)発明者 國頭 義之 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内

F ターム (参考) 5K030 CA11 HA10 HB00 HB17 KX12 KX18 KX29 IA03 LE05 9A001 BB04

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

BEST AVAILABLE IMAGES

The same of the same of the same of the

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPRO)